PLD与数字系统设计

第1章可编程逻辑器件1
1.1可编程逻辑器件概述1
1.2低密度PLD4
1.3高密度PLD11
1.3.1XC9500在系统可编程逻辑器件系列12
1.3.2Spartan可编程逻辑器件系列15
1.3.3Spartan-II可编程逻辑器件系列结构21
1.4CPLD和FPGA24
1.5基于可编程逻辑器件的数字系统的设计流程26
1.6可编程逻辑器件的发展趋势28
第2章VHDL语言32
2.1VHDL的基本结构34
2.2VHDL结构体的子结构38
2.2.1块(BLOCK)语句38
2.2.2进程(PROCESS)语句39
2.2.3子程序(SUBPROGRAMS)语句43
2.2.4库.程序包和配置44
2.3标示符.数据对象.数据类型.属性和保留关键字47
2.3.1标示符(Identifiers)47
2.3.2数据对象(DataObjects)47
2.3.3数据类型(DataTypes)和属性52
2.3.4保留关键字58
2.4VHDL的运算操作符59
2.5VHDL的顺序描述语句60
2.6VHDL的并发描述语句68
2.7基本逻辑单元描述实例74
2.8测试程序的设计95
第3章Verilog-HDL语言104
3.1模块的结构104
3.2数据类型107
3.2.1常量的数据类型107
3.2.2变量的常用数据类型108
3.3运算符和表达式109
3.4语句112
3.4.1赋值语句112
3.4.2条件语句114
3.4.3循环语句116
3.4.4结构说明语句117
3.4.5块语句119
3.4.6语句的顺序执行和并行执行120
3.4.7编译预处理122
3.5基本逻辑单元描述实例124
3.6测试程序的设计142
第4章ISE5.1i开发系统144
4.1设计流程144
4.2工程管理用户界面146
4.3VHDL的输入方法146
4.3.1创建一个新的工程项目147
4.3.2输入VHDL程序149
4.3.3利用语言参考模板编写程序150
4.3.4语法检查151
4.3.5逻辑功能仿真151
4.3.6综合157
4.3.7添加芯片管脚约束文件158
4.3.8设计的实现162
4.3.9配置FPGA164
4.4基于电路原理图输入的设计方法167
4.4.1创建一个新的工程项目167
4.4.2输入电路原理图168
4.5状态转换图描述状态机172
4.6硬件描述语言和电路原理图混合输入方式177
4.6.1输入模块count4的VHDL程序和生成的电路符号178
4.6.2使用ECS工具设计顶层电路的原理图179
4.6.3设计的实现182
第5章设计实例183
5.1实验开发板原理183
5.1.1实验开发板原理183
5.1.2XC2S15-5VQ100C的管脚连接184
5.1.3编程接口186
5.2设计实例187
5.2.1汉字显示187
5.2.2数字频率计190
5.2.3交通信号灯控制器195
5.2.4电子数字钟200
5.2.5计时器206
5.2.6电子密码锁212
5.2.7数字电压表219
附录A实验开发板电路原理图226
A.1实验开发板电路原理图之一226
A.2实验开发板电路原理图之二227
A.3实验开发板电路原理图之三228
A.4实验开发板电路原理图之四229
附录BVHDL标准程序包230
B.1STD_LOGIC_1164230
B.2STD_LOGIC_ARITH234
B.3STD_LOGIC_UNSIGNED240
B.4STD_LOGIC_SIGNED242
附录C缩写词汇244
附录D参考网址247
参考文献248