数字设计和计算机体系结构（原书第2版·ARM版）

定　价：¥129.00

作　者：	[美] 莎拉 L.哈里斯（Sarah L.Harris）等著，陈俊颖等译
出版社：	机械工业出版社
丛编项：	计算机科学丛书
标　签：	暂缺

购买这本书可以去

京东 (¥129.00)

ISBN：	9787111629252	出版时间：	2019-07-01	包装：	平装
开本：	16开	页数：	374	字数：

内容简介

　　本书采用ARM取代了早先使用MIPS作为核心处理器来介绍计算机组织和设计的基本概念，涵盖了数字逻辑设计的主要内容。本书以一种流行的方式介绍了从计算机组织和设计到更细节层次的内容，涵盖了数字逻辑设计的主要内容，并通过ARM微处理器的设计强化数字逻辑的概念。本书的典型特色是将数字逻辑和计算机体系结构融合，教学内容反映了当前数字电路设计的主流方法，并突出计算机体系结构的工程特点，书中的大量示例及习题也可以加强读者对基本概念和技术的理解和记忆。

作者简介

　　莎拉·L. 哈里斯（Sarah L. Harris）　内华达大学电子与计算机工程系副教授，拥有斯坦福大学电子工程博士学位。她曾在惠普、圣地亚哥超算中心、英伟达公司和微软亚洲研究院工作，擅长计算机体系结构设计和系统设计。戴维·莫尼·哈里斯（David Money Harris）哈维玛德学院工程系教授，拥有斯坦福大学电子工程博士学位。他曾在英特尔公司从事Itanium和Pentium II处理器的逻辑和电路设计，并曾担任Sun Microsystems、惠普、Evans & Sutherland等设计公司的顾问，获得了12项专利。陈俊颖华南理工大学软件学院副教授，香港大学博士、浙江大学学士，教育部大数据与机器人智能粤港澳联合实验室、华南理工大学智能软件与机器人科研团队成员，主要从事高性能计算和智能图像处理方面的科研及教学工作。

图书目录

出版者的话
赞誉
译者序
前言
第1章　二进制1
1.1　课程计划1
1.2　管理复杂性的艺术1
1.2.1　抽象1
1.2.2　约束2
1.2.3　三条原则3
1.3　数字抽象3
1.4　数字系统4
1.4.1　十进制数4
1.4.2　二进制数5
1.4.3　十六进制数6
1.4.4　字节、半字节和字7
1.4.5　二进制加法8
1.4.6　有符号的二进制数8
1.5　逻辑门10
1.5.1　非门11
1.5.2　缓冲11
1.5.3　与门11
1.5.4　或门11
1.5.5　其他二输入逻辑门12
1.5.6　多输入门12
1.6　数字抽象之下13
1.6.1　电源电压13
1.6.2　逻辑电平13
1.6.3　噪声容限14
1.6.4　直流电压传输特性14
1.6.5　静态约束15
*1.7　CMOS晶体管16
1.7.1　半导体16
1.7.2　二极管17
1.7.3　电容17
1.7.4　nMOS和pMOS晶体管17
1.7.5　CMOS非门19
1.7.6　其他CMOS逻辑门19
1.7.7　传输门21
1.7.8　类nMOS逻辑21
*1.8　功耗22
1.9　总结和展望22
习题23
面试问题29
第2章　组合逻辑设计30
2.1　引言30
2.2　布尔表达式32
2.2.1　术语32
2.2.2　与或式32
2.2.3　或与式33
2.3　布尔代数34
2.3.1　公理34
2.3.2　单变量定理35
2.3.3　多变量定理36
2.3.4　定理的统一证明方法37
2.3.5　等式化简37
2.4　从逻辑到门38
2.5　多级组合逻辑40
2.5.1　减少硬件40
2.5.2　推气泡41
2.6　X和Z43
2.6.1　非法值X43
2.6.2　浮空Z43
2.7　卡诺图44
2.7.1　画圈的原理45
2.7.2　卡诺图化简逻辑45
2.7.3　无关项48
2.7.4　小结49
2.8　组合逻辑模块49
2.8.1　多路选择器49
2.8.2　译码器52
2.9　时序52
2.9.1　传输延迟和最小延迟53
2.9.2　毛刺55
2.10　总结57
习题57
面试问题62
第3章　时序逻辑设计63
3.1　引言63
3.2　锁存器和触发器63
3.2.1　SR锁存器64
3.2.2　D锁存器65
3.2.3　D触发器66
3.2.4　寄存器67
3.2.5　带使能端的触发器67
3.2.6　带复位功能的触发器67
*3.2.7　晶体管级的锁存器和触发器的设计68
3.2.8　小结68
3.3　同步逻辑设计69
3.3.1　一些有问题的电路70
3.3.2　同步时序电路71
3.3.3　同步和异步电路72
3.4　有限状态机72
3.4.1　有限状态机设计实例73
3.4.2　状态编码77
3.4.3　Moore型状态机和Mealy型状态机79
3.4.4　状态机的分解82
3.4.5　由电路图导出状态机83
3.4.6　小结86
3.5　时序逻辑电路的时序86
3.5.1　动态约束87
3.5.2　系统时序87
*3.5.3　时钟偏移91
3.5.4　亚稳态92
3.5.5　同步器93
*3.5.6　分辨时间的推导95
3.6　并行97
3.7　总结99
习题100
面试问题105
第4章　硬件描述语言107
4.1　引言107
4.1.1　模块107
4.1.2　硬件描述语言的起源108
4.1.3　模拟和综合109
4.2　组合逻辑110
4.2.1　位运算符110
4.2.2　注释和空格112
4.2.3　缩减运算符112
4.2.4　条件赋值112
4.2.5　内部变量114
4.2.6　优先级115
4.2.7　数字116
4.2.8　Z和X117
4.2.9　位混合118
4.2.10　延迟118
4.3　结构建模119
4.4　时序逻辑122
4.4.1　寄存器122
4.4.2　带复位功能的寄存器123
4.4.3　带使能端的寄存器124
4.4.4　多寄存器124
4.4.5　锁存器125
4.5　更多组合逻辑126
4.5.1　case语句127
4.5.2　if语句129
4.5.3　带有无关项的真值表130
4.5.4　阻塞式和非阻塞式赋值131
4.6　有限状态机134
*4.7　数据类型137
4.7.1　SystemVerilog137
4.7.2　VHDL138
*4.8　参数化模块140
4.9　测试程序142
4.10　总结145
习题145
面试问题152
第5章　常见数字模块153
5.1　引言153
5.2　算术电路153
5.2.1　加法153
5.2.2　减法158
5.2.3　比较器159
5.2.4　算术逻辑单元160
5.2.5　移位器和循环移位器162
*5.2.6　乘法162
*5.2.7　除法164
5.2.8　拓展阅读164
5.3　数制系统165
5.3.1　定点数系统165
*5.3.2　浮点数系统166
5.4　时序电路模块169
5.4.1　计数器169
5.4.2　移位寄存器169
5.5　存储器阵列171
5.5.1　概述171
5.5.2　动态随机访问存储器173
5.5.3　静态随机访问存储器174
5.5.4　面积和延迟174
5.5.5　寄存器文件174
5.5.6　只读存储器175
5.5.7　使用存储器阵列的逻辑176
5.5.8　存储器HDL176
5.6　逻辑阵列178
5.6.1　可编程逻辑阵列178
5.6.2　现场可编程逻辑门阵列179
*5.6.3　阵列实现182
5.7　总结183
习题184
面试问题190
第6章　体系结构191
6.1　引言191
6.2　汇编语言192
6.2.1　指令192
6.2.2　操作数：寄存器、存储器和常数193
6.3　编程196
6.3.1　数据处理指令196
6.3.2　条件标志198
6.3.3　分支200
6.3.4　条件语句201
6.3.5　循环202
6.3.6　存储器204
6.3.7　函数调用207
6.4　机器语言215
6.4.1　数据处理指令215
6.4.2　存储器指令218
6.4.3　分支指令219
6.4.4　寻址模式220
6.4.5　解释机器语言代码220
6.4.6　程序存储221
*6.5　编译、汇编与加载222
6.5.1　内存映射222
6.5.2　编译223
6.5.3　汇编224
6.5.4　链接225
6.5.5　加载226
*6.6　其他主题227
6.6.1　加载文字227
6.6.2　NOP227
6.6.3　异常228
6.7　ARM体