硅基射频集成电路和系统

目录
序
前言
第1章 绪论 1
1.1 引言 1
1.2 硅基射频集成电路技术的发展 3
1.3 硅基射频集成收发机芯片进展 17
1.4 展望 20
参考文献 21
第2章 射频电路和系统基础 23
2.1 反射系数与Smith圆图 23
2.2 阻抗匹配和阻抗变换 24
2.3 非线性 28
2.3.1 功率1dB压缩点(P1dB) 28
2.3.2 减敏与阻塞 29
2.3.3 交调信号及其影响 30
2.3.4 IIP3和IIP2 30
2.3.5 级联非线性 31
2.4 噪声 32
2.4.1 噪声系数 33
2.4.2 灵敏度 34
2.4.3 动态范围 35
2.5 调制解调 35
2.5.1 模拟调制/解调 35
2.5.2 数字调制/解调 36
2.5.3 正交调制/解调 37
2.5.4 恒包络调制/解调 38
2.6 多址接入技术 41
2.6.1 时分复用和频分复用 41
2.6.2 频分多址(FDMA) 43
2.6.3 时分多址(TDMA) 43
2.6.4 码分多址(CDMA) 44
2.7 接收机系统架构 44
2.7.1 外差接收机 44
2.7.2 零中频接收机 49
2.8 发射机架构 53
2.8.1 直接变频发射机 53
2.8.2 外差发射机 54
参考文献 54
第3章 射频集成器件及其模型 56
3.1 集成电阻、电容及其高频模型 56
3.1.1 集成电阻及其高频模型 56
3.1.2 集成电容及其高频模型 57
3.1.3 RF变容管及其高频模型 58
3.2 集成传输线 60
3.2.1 集成传输线简介 60
3.2.2 传输线基础 61
3.2.3 慢波集成传输线 63
3.3 集成感性元件及其模型 64
3.3.1 集成感性元件简介 64
3.3.2 集成电感及其模型 65
3.3.3 集成变压器及其模型 68
3.3.4 集成感性元件物理效应解析模型 71
3.4 MOSFET器件与模型 76
3.4.1 MOSFET器件简介 76
3.4.2 MOSFET器件手算直流模型 76
3.4.3 MOSFET器件低频等效小信号模型 77
3.4.4 MOSFET器件高频模型 77
3.4.5 MOSFET高频噪声 80
3.4.6 有源器件高频测试和参数提取简介 81
参考文献 84
第4章 射频接收机集成电路技术 86
4.1 低噪声放大器 86
4.1.1 低噪声放大器简介 86
4.1.2 放大器电路输入阻抗 87
4.1.3 源简并低噪声放大器 88
4.1.4 输入端电阻直接匹配低噪声放大器 92
4.1.5 共栅阻抗匹配低噪声放大器 94
4.1.6 负反馈电阻匹配低噪声放大器 95
4.1.7 高线性低噪声放大器 95
4.2 混频器 97
4.2.1 混频器简述 97
4.2.2 混频器折叠噪声 99
4.2.3 谐波抑制混频器 100
4.2.4 Sub-harmonic 混频器 103
4.3 射频集成滤波器 106
4.3.1 射频集成滤波器简介 106
4.3.2 N通道滤波器阻抗变换 107
4.3.3 典型的N通道滤波器结构 110
4.3.4 多相滤波器 111
4.4 模拟基带电路 114
4.4.1 连续时间滤波器 114
4.4.2 分立时间滤波器 120
4.4.3 镜像抑制滤波器 122
参考文献 125
第5章 射频发射机集成电路技术 127
5.1 功率放大器性能指标 127
5.1.1 输出功率 127
5.1.2 峰值-均值功率比 128
5.1.3 效率 128
5.1.4 线性度 129
5.1.5 星座图和误差矢量幅度 129
5.2 线性功率放大器 130
5.2.1 线性功率放大器分类及简介 130
5.2.2 共轭匹配和功率匹配 132
5.2.3 负载线理论 132
5.2.4 功率放大器的稳定性 133
5.3 线性功率放大器设计实例 134
5.3.1 CMOS功率放大器设计难点 134
5.3.2 UHF频段功率放大器设计 136
5.3.3 Loadpull 技术和Sourcepull 技术 147
5.4 非线性开关类功率放大器 149
5.4.1 D类功率放大器 149
5.4.2 E类功率放大器 152
5.5 非线性功率放大器线性化技术 155
5.5.1 极坐标发射机 155
5.5.2 差相发射机 156
5.5.3 Doherty PA 159
5.6 数字射频发射机 161
5.6.1 数字射频发射机简介 161
5.6.2 数控功率放大器 161
5.6.3 数控相位插值器 164
5.6.4 数字极坐标发射机 167
5.6.5 数字正交发射机 168
5.6.6 数字差相发射机 172
参考文献 173
第6章 频率综合器电路技术 175
6.1 锁相环基础 175
6.1.1 锁相环频率综合器简介 175
6.1.2 相噪声基础 176
6.1.3 锁定频率分辨率 178
6.1.4 环路带宽与锁定时间 179
6.1.5 杂散 179
6.1.6 频率调制和相位调制 179
6.2 电荷泵锁相环电路技术 180
6.2.1 锁相环环路特性 180
6.2.2 压控振荡器 186
6.2.3 分频器 191
6.2.4 鉴频鉴相器和电荷泵电路 192
6.2.5 小数分频锁相环 196
6.3 全数字锁相环电路技术 200
6.3.1 数字锁相环的小数分频技术 201
6.3.2 高精度时间数字转换器技术 204
6.3.3 高精度数控振荡器技术 207
6.3.4 数字锁相环的环路分析 211
6.3.5 数字锁相环的行为级建模 213
6.3.6 数字锁相环设计实例 218
参考文献 223
第7章 低功耗物联网射频集成电路与系统技术 225
7.1 低功耗蓝牙射频集成电路与系统技术 226
7.1.1 BLE系统简介 226
7.1.2 BLE电路系统指标分析 232
7.1.3 BLE收发机参考设计指标 237
7.1.4 低功耗蓝牙关键电路与系统技术 238
7.1.5 BLE SoC芯片实例 247
7.2 低功耗广域物联网射频与系统电路技术 251
7.2.1 NB-IoT简介 252
7.2.2 NB-IoT收发机关键电路和系统技术 255
7.3 基于非对等通信的RFID电路与系统技术 260
7.3.1 UHF RFID工作原理和通信协议 261
7.3.2 UHF RFID阅读器芯片技术 267
7.3.3 UHF RFID标签芯片技术 276
7.4 超宽带射频集成电路与系统技术 281
7.4.1 UWB通信技术简介 281
7.4.2 UWB射频系统关键问题 283
7.4.3 UWB射频集成电路和系统技术 283
7.5 无线人体传感网射频集成电路与系统 288
7.5.1 无线人体传感网 288
7.5.2 体表通信环境传输特性 289
7.5.3 无线人体传感网通信方式 291
7.5.4 人体信道通信收发机技术进展 292
参考文献 296
第8章 可重构射频集成电路与系统技术 299
8.1 可重构射频系统简介 299
8.2 可重构射频收发机技术挑战 302
8.2.1 接收机系统要求分析 302
8.2.2 本振信号系统要求分析 305
8.2.3 发射机系统要求分析 306
8.3 可重构接收机系统和关键电路技术 307
8.3.1 可重构接收机架构 308
8.3.2 高度可配置模拟基带电路技术 322
8.4 面向可重构应用的频率综合器电路技术 327
8.4.1 宽工作频率范围频率综合器电路技术 327
8.4.2 低相噪声频率综合器电路技术 330
8.5 可重构发射机系统和关键电路技术 337
8.5.1 宽带发射机架构和相关电路技术 337
8.5.2 全集成双工器技术 349
参考文献 351
第9章 硅基毫米波集成电路与系统技术 354
9.1 硅基毫米波系统概述 354
9.1.1 毫米波通信频段 354
9.1.2 毫米波雷达概述 354
9.1.3 硅基毫米波电路难点 357
9.2 毫米波系统链路预算 357
9.2.1 毫米波通信链路预算 357
9.2.2 毫米波雷达链路预算 357
9.2.3 阵列天线与增益 358
9.3 相控阵技术 359
9.3.1 相控阵原理 359
9.3.2 相控阵收发机架构 361
9.3.3 相控阵的非理想效应分析 364
9.4 MIMO技术 369
9.4.1 MIMO技术原理 369
9.4.2 MIMO串扰问题 373
9.5 毫米波雷达技术 374
9.5.1 调频连续波雷达原理 374
9.5.2 高精度调频连续波雷达技术 375
9.5.3 雷达抗干扰技术 380
9.6 硅基毫米波关键电路 382
9.6.1 倍频器 382
9.6.2 移相器 384
9.6.3 线性频率源 387
参考文献 393
中英文术语对照表 396