第1章 数制和二进制
1.1 引言
1.2 数制
1.3 不同基数间的转换
1.4 基本二进制运算
1.5 编码
1.6 错误检验和校正
第2章 组合逻辑Ⅰ的设计
2.1 组合逻辑
2.2真值表
2.3 布尔表达式和基本逻辑函数
2.4 布尔表达式与真值表的关系
2.5 逻辑框图
第3章 组合逻辑Ⅱ的设计方法
3.1 引言
3.2 布尔代数基础
3.3 硬件实现
3.4 卡诺图基础
3.5 卡诺图的应用
第4章 硬件和混合逻辑规则
4.1 引言
4.2 门电路硬件
4.3 将混合逻辑作为设计工具
4.4 混合逻辑的描述规则
4.5 混合逻辑在解决冲突时的使用I
第5章 中规模集成电路和大规模集成电路元器件
5.1 引言
5.2 多路转换器
5.3 译码器和多路分配器
5.4 只读存储器(ROM)
第6章 时序图
6.1 引言
6.2 微时序图
6.3 冲突
6.4 宏时序图
6.5 时序仿真
6.6 组合电路中的反馈
第7章 触发器
7.1 引言
7.2 基本锁存器
7.3无抖动开关
7.4 时钟RS触发器
7.5 JK触发器
7.6 带有预置端和清零端的JK触发器
7.7 触发器中的信号的传输
7.8 其他触发器类型
7.9 触发器的触发和时序
7.1 亚稳度
第8章 触发器的组合
8.1 寄存器
8.2 并行串行转换
8.3 波纹计数器
8.4 速率乘法器
8.5 随机存取存储器(RAM)
第9章 专用器件
9.1 引言
9.2 程序设计技术
9.3 PROMS和EPROMS
9.4 可编程阵列逻辑(PAL)
9.5 可编程逻辑阵列(PLA)
9.6 门阵列
9.7 可编程门阵列
9.8 全定制设计
第1章 简单状态机设计
1.1 引言
1.2 用D触发器设计的传统状态机
1.3 用J-K触发器设计
1.4 可编程逻辑器件的设计
1.5 ASM表
1.6 从ASM表设计：用最少的F．F(触发器)实现布尔方程
1.7 从ASM表设计：单状态(one-hot)控制器的实现
1.8 从ASM表设计：状态表输入到可编程器件
1.9 状态机的时钟
1.1 状态机中的初始化与锁定
第11章 电可编程功能
11.1 引言
11.2 基本元件
11.3 可编程门阵列
11.4 算术逻辑单元
11.5 可编程寄存器
附录A 基本布尔定理和恒等式
附录B 标准逻辑符号
附录C 数字逻辑模拟的一些说明
鄂公网安备 42010302001612号 