数字设计：英文版

PREFACE                  
 1  BINARY SYSTEMS                  
 1-1 Digital Systems                  
 1-2 Binary Numbers                  
 1-3 Number Base Conversions                  
 1-4 Octal and Hexadecimal Numbers                  
 1-5 Complements                  
 1-6 Signed Binary Numbers                  
 1-7 Binary Codes                  
 1-8 Binary Storage and Registers                  
 1-9 Binary Logic                  
 2   BOOLEAN ALCEBRA AND LOCIC CATES                  
 2-1 Basic Definitions                  
 2-2 Axiomatic Definition of Boolean Algebra                  
 2-3 Basic Theorems and Properties                  
 of Boolean Algebra                  
 2-4 Boolean Functions                  
 2-5 Canonical and Standard Forms                  
 2-6 Other Logic Operations                  
 2-7 Digital Logic Cates                  
 2-8 integrated Circuits                  
 3 CATE-LEVEL MINIMIZATION                  
 3-1  The Map Method                  
 3-2  Four-Variable Map                  
 3-3  Five-Variable Map                  
 3-4 Product of Sums Simplification                  
 3-5  Don't-Care Conditions                  
 3-6  NAND and NOR Implementation                  
 3-7  Other Two-Level Implementations                  
 3-8  Exclusive-OR Function                  
 3-9  Hardware Description Language (HDL)                  
 4 COMBINATIONAL LOCIC                  
 4-1  Combinational Circuits                  
 4-2  Analysis Procedure                  
 4-3  Design Procedure                  
 4-4  Binary Adder-Subtractor                  
 4-5  Decimal Adder                  
 4-6  Binary Multiplier                  
 4-7  Magnitude Comparator                  
 4-8  Decoders                  
 4-9  Encoders                  
 4-10 Multiplexers                  
 4-11 HDL For Combinational Circuits                  
 5 SYNCHRONOUS SEQUENTIAL LOCIC                  
 5-1  Sequential Circuits                  
 5-2  Latches                  
 5-3  Flip-Flops                  
 5-4  Analysis of Clocked Sequential Circuits                  
 5-5  HDL For Sequential Circuits                  
 5-6  State Reduction and Assignment                  
 5-7  Design Procedure                  
 6 RECISTERS AND COUNTERS                  
 6-1  Registers                  
 6-2  Shift Registers                  
 6-3  Ripple Counters                  
 6-4  Synchronous Counters                  
 6-5  Other Counters                  
 6-6  HDL for Registers and Counters                  
 7 MEMORY AND PROCRAMMABLE LOGIC                  
 7-1  Introduction                  
 7-2  Random-Access Memory                  
 7-3  Memory Decoding                  
 7-4  Error Detection and Correction                  
 7-5  Read-Only Memory                  
 7-6  Programmable Logic Array                  
 7-7  Programmable Array Logic                  
 7-8  Sequential Programmable Devices                  
 8 RECISTER TRANSFER LEVEL                  
 8-1  Register Transfer Level (RTL) Notation                  
 8-2  Register Transfer Level in HDL                  
 8-3  Algorithmic State Machines (ASM)                  
 8-4  Design Example                  
 8-5  HDL Description of Design Example                  
 8-6  Binary Multiplier                  
 8-7  Control Logic                  
 8-8  HDL Description of Binary Multiplier                  
 8-9  Design With Muitiplexers                  
 9 ASYNCHRONOUS SEQUENTlAL LOCIC                  
 9-1  Introduction                  
 9-2  Anaiysis Procedure                  
 9-3  Circuits With Latches                  
 9-4  Design Procedure                  
 9-5  Reduction of State and Flow Tables                  
 9-6  Race-Free State Assignment                  
 9-7  Hazards                  
 9-8  Design Exampie                  
 10 DICITAL INTECRATED CIRCUITS                  
 10-1  Introduction                  
 10-2  Special Characteristics                  
 10-3  Bipolar-Transistor Characteristics                  
 10-4  RTL and DTL Circuits                  
 10-5  Transistor-Transistor Logic (TTL)                  
 10-6  Emitter-Coupled Logic (ECL)                  
 10-7  Metal-Oxide Semiconductor (MOS)                  
 10-8  Complementary MOS (CMOS)                  
 10-9  CMOS Transmission Cate Circuits                  
 10-10 Switch-Lever Modeling With HDL                  
 11  LABORATORY EXPERIMENTS                  
 11-0 Introduction to Experiments                  
 11-1 Binary and Decimal Numbers                  
 11-2 Digital Logic Gates                  
 11-3 Simplification of Boolean Functions                  
 11-4 Combinational Circuits                  
 11-5 Code Conveners                  
 11-6 Design with Multiplexers                  
 11-7 Adders and Subtractors                  
 11-8 Flip-flops                  
 11-9 Sequential Circuits                  
 11-10 Counters                  
 11-11 Shift Registers                  
 11-12 Serial Addition                  
 11-13 Memory Unit                  
 11-14 Lamp Handball                  
 11-15 Clock-Pulse Cenerator                  
 11-16 Parallel Adder and Accumulator                  
 11-17 Binary Multiplier                  
 11-18 Asynchronous Sequential Circuits                  
 11-19 Verilog HDL Simulation Experiments                  
 12 STANDARD CRAPHIC SYMBOLS                  
 12-1 Rectangular-Shape Symbols                  
 12-2 Qualifying Symbols                  
 12-3 Dependency Notation                  
 12-4 Symbols For Combinational Elements                  
 12-5 Symbols For Flip-Flops                  
 12-6 Symbols For Registers                  
 12-7 Symbols For Counters                  
 12-8 Symbol For RAM                  
 ANSWERS TO SELECTED PROBLEMS                  
 INDEX