基于FPGA的嵌入式系统设计

概述 1 第一篇  Altera新型系列器件及Quartus Ⅱ软件 第1章  Altera新型系列器件简介 9  1.1  MAX Ⅱ器件 9  1.2  Cyclone器件 17  1.3  Cyclone Ⅱ器件 26  1.4  Stratix器件 33  1.5  Stratix Ⅱ器件 41  1.6  Stratix GX系列 53  思考题 59 第2章  Quartus Ⅱ开发软件 60  2.1  简介 60   2.1.1  图形用户界面设计流程 60   2.1.2  EDA工具设计流程 61   2.1.3  命令行设计流程 62   2.1.4  Quartus Ⅱ软件的主要设计特性 63  2.2  Quartus Ⅱ软件安装 64   2.2.1  PC机系统配置 64   2.2.2  Quartus Ⅱ软件的安装 65   2.2.3  Quartus Ⅱ软件的授权 67  2.3  Quartus  Ⅱ软件的设计过程 72  2.4  设计输入 75   2.4.1  创建工程 75   2.4.2  建立图形设计文件 77   2.4.3  建立文本编辑文件 89   2.4.4  建立存储器编辑文件 91  2.5  设计项目的编译 95   2.5.1  设计综合 95   2.5.2  Quartus Ⅱ编译器窗口 96   2.5.3  编译器选项设置 98   2.5.4  引脚分配 103   2.5.5  启动编译器 106   2.5.6  查看适配结果 107  2.6  设计项目的仿真验证 111   2.6.1  创建一个仿真波形文件 112   2.6.2  设计仿真 114   2.6.3  仿真结果分析 116  2.7  时序分析 117   2.7.1  时序分析基本参数 117   2.7.2  指定时序要求 118   2.7.3  完成时序分析 121   2.7.4  查看时序分析结果 121  2.8  器件编程 122   2.8.1  完成器件编程 123   2.8.2  编程硬件驱动安装 125  思考题与练习 126 第3章  Quartus Ⅱ软件与第三方工具 128  3.1  ModelSim软件的使用 128   3.1.1  ModelSim软件的主要结构 128   3.1.2  ModelSim的简要使用方法 129   3.1.3  在ModelSim SE中指定Altera的仿真库 147  3.2  调用Synplify Pro综合工具设计流程 149  3.3  ModelSim、Synplify和Quartus Ⅱ结合使用的流程 153  3.4  HDL调试工具Debussy入门 156   3.4.1  Debussy简介 156   3.4.2  Debussy功能介绍 157   3.4.3  波形分析 162   3.4.4  原理图分析 165   3.4.5  FSM分析 169   3.4.6  设计调试实例 170   3.4.7  FSDB文件的产生 175  思考题 178 第二篇  Quartus Ⅱ的Nios Ⅱ开发过程 第4章  SOPC Builder开发工具 181  4.1  简介 181   4.1.1  SOPC 技术简介 181   4.1.2  SOPC Builder 简介 181   4.1.3  SOPC Builder 的功能特点 182   4.1.4  SOPC Builder的优点 183  4.2  SOPC Builder 设计流程 183  4.3  SOPC Builder 用户界面 184   4.3.1  系统元件页 184   4.3.2  系统设置页 186   4.3.3  系统生成页 186   4.3.4  生成系统 189   4.3.5  SOPC Builder 菜单命令 190  思考题 191 第5章  Nios Ⅱ嵌入式处理器设计 192  5.1  Nios Ⅱ嵌入式处理器简介 192   5.1.1  第一代Nios嵌入式处理器 192   5.1.2  第二代Nios嵌入式处理器 193   5.1.3  可配置的软核嵌入式处理器的优势 194  5.2  Nios Ⅱ嵌入式处理器软、硬件开发流程简介 197   5.2.1  硬件开发流程 198   5.2.2  软件设计流程 198  5.3  Nios Ⅱ嵌入式处理器系统的开发 198   5.3.1  开发工具及开发板简介 198   5.3.2  Nios Ⅱ集成开发环境(IDE)简介 202   5.3.3  设计实例 207  5.4  Nios Ⅱ处理器外围接口 224  5.5  HAL系统库 225   5.5.1  简介 225   5.5.2  使用HAL开发程序 228  5.6  应用示例--电子钟 232   5.6.1  系统软、硬件需求分析 232   5.6.2  系统软件 234  思考题 246 第三篇  基于Quartus Ⅱ的IP核设计 第6章  DSP Builder系统设计工具 249  6.1  DSP Builder安装 249   6.1.1  软件要求 249   6.1.2  DSP Builder软件的安装 249   6.1.3  授权文件的安装 251  6.2  嵌入式DSP设计流程 253   6.2.1  DSP设计流程 253   6.2.2  DSP Builder设计流程 253  6.3  DSP Builder设计过程 255   6.3.1  创建Simulink设计模型 255   6.3.2  Simulink设计模型仿真 261   6.3.3  完成RTL级仿真 262   6.3.4  Simulink模型设计的综合与编译 264  思考题 268 第7章  PCI编译器及PCI兆核函数 269  7.1  PCI编译器简介 269  7.2  PCI编译器的使用 272   7.2.1  系统要求 272   7.2.2  设计流程 273   7.2.3  获得并安装PCI编译器 273   7.2.4  PCI兆核函数设计应用 276   7.2.5  设计仿真 283   7.2.6  设计编译 285   7.2.7  器件编程 287   7.2.8  安装授权文件 287 第8章  FFT兆核函数 288  8.1  FFT兆核函数简介 288  8.2  FFT兆核函数的应用 292   8.2.1  系统要求 292   8.2.2  下载并安装FFT 292   8.2.3  FFT兆核函数设计应用 293   8.2.4  设计仿真 297   8.2.5  设计编译 298   8.2.6  器件编程 299   8.2.7  安装授权文件 299  8.3  FFT兆核函数规范 300   8.3.1  功能描述 300   8.3.2  FFT处理器引擎结构 301   8.3.3  I/O数据流结构 302  8.4  Atlantic接口 305   8.4.1  Atlantic接口功能描述 306   8.4.2  信号说明 310 第四篇  设计进阶 第9章  LogicLock技术 315  9.1  LogicLock技术简介 315  9.2  LogicLock设计应用 315   9.2.1  建立LogicLock区域 315   9.2.2  指定LogicLock区域的逻辑内容 321   9.2.3  编译优化设计 322   9.2.4  导出LogicLock约束 324   9.2.5  导入LogicLock约束 329  思考题 332 第10章  SignalTap Ⅱ嵌入式逻辑分析仪的使用 333  10.1  在设计中嵌入SignalTap Ⅱ逻辑分析仪 333   10.1.1  使用STP文件建立嵌入式逻辑分析仪 333   10.1.2  使用MegaWizard Plug-In Manager建立嵌入式逻辑分析仪 338   10.1.3  SignalTap Ⅱ分析器件编程 341   10.1.4  查看SignalTap Ⅱ采样数据 342  10.2  在SOPC Builder中使用SignalTap Ⅱ逻辑分析仪 343  10.3  在DSP Builder中使用SignalTap Ⅱ逻辑分析仪 351  思考题 355 参考文献 356
trtc.style.display="";
trc.style.display="";