基于VERILOG语言的实用FPGA设计

第一章 Verilog语言设计实践
1·1小型过热探测器
1·2可综合的Verilog要素
1·3Verilog的层次
1·4内建逻辑原语
1·5锁存器和触发器
1·6阻塞性赋值与非阻塞性赋值
1·7Verilog语法
第二章 数字设计的策略与技巧
2·1设计步骤
2·2数字原语模拟模块的建立
2·3使用LUT来实现逻辑功能
2·4关于设计步骤
2·5同步逻辑规则
2·6时钟策略
2·7逻辑化简
2·8综合器做些什么
2·9面积/延时优化
第三章 数字电路工具箱
3·1Verilog层次回顾
3·2三态信号和总线
3·3双向总线
3·4优先编码器
3·5综合中面积/速度的优化
3·6在运行速度和级联时间之间折中
3·7FPGA逻辑单元的延时
3·8状态机
3·9加法器
3·10减法器
3·11乘法器
第四章 更多的数字电路：计数器、只读存储器及随机存储器
4·1行波计数器
4·2约翰逊计数器
4·3线性反馈移位寄存器
4·4循环冗余校验
4·5只读存储器(ROM)
4·6随机存储器(ROM)
4·7先入先出存储器(FIFO)介绍
第五章 Verilog测试
5·1编译指令
5·2自动测试
第六章 实用设计：工具、技术及权衡策略
6·1使用LeonardoSpectrum进行编译
6，2完整的设计流程，8位相等比较器
6·3使用层次设计法设计8位相等比较器
6·4Xilinx环境下的优化选项
6·5映射选项
6·6布局/布线选项
6·7逻辑级时序分析报表/版图设计后的时序分析报告
6·8接口选项
6·9VHDL/VERILOG仿真选项
6·10其他的设计管理器工具
第七章 几种架构的比较
7·1决定集成电路价格的因素
7·2FPGA器件设计
7·3在选择FPGA器件时需要考虑的问题
7·4Xilinx公司FPGA器件的架构
7·5Altera公司CPLD器件架构
第八章 元件库、可再用模块及IP
8·1生产率提高的关键
8·2库单元
8·3结构化编程模式
8·4原理图设计和Verilog语言设计的比较
8·5使用LogiBLOX模块生成器
8·6另一种模块生成器：CORE Generator工具
8·7设计的再用，重新使用你自己的代码
8·8购买旺设计
8·9总结
第九章 面向ASIC转化的设计
9·1半定制器件
9·2ASIC转换的设计准则
9·3同步设计规则
9·4延迟线
9·5测试用语
9·6POC测试向量
参考文献
光盘使用说明
术语表
资料索引
后记
作者介绍