VHDL芯片设计

第1章 集成电路设计的发展
1.1 使用小规模集成电路元件进行设计
1.2 使用中规模集成电路元件进行设计
1.3 使用到规模和超大规模集成电路元件进行设计
1.3.1 PROM（可编程ROM）
1.3.2 PLA（可编程逻辑阵列）
1.3.3 PAL（可编程陈列逻辑）
1.3.4 PEEL（可编程电可清楚逻辑陈列）
1.3.5 FPGA（现场可编程门阵列）
1.4 FPGA元件的规划方式
1.4.1 电路图设计方式
1.4.2 FSM（有限态自动机）
1.4.3 Waveform（信号波形输入方式）
1.4.4 VHDL（硬件描述语言）
1.5 什么是VHDL
第2章 VHDL语言的饿程序结构及保留字
2.1 VHDL语言的程序结构
2.2 注释Comment栏
2.3 库程序（library）
2.4 实体（entity）
2.5 端口（port）
2.5.1 输入（in）
2.5.2 输出（out）
2.5.3 输入输出双向（inout）
2.5.4 缓冲器（Buffer）
2.6 架构（architecture）
2.7 架构的描述方式
2.8 完整的VHDL程序的要素
2.9 标识符（Identifier）及大小写
第3章 数据对象和数据类型
3.1 数据类型（Data type）
3.2 预定义数据类型
3.2.1 位（Bit）
3.2.2 字符（Character）
3.2.3 位向量（Bit-Vector）
3.2.4 字符串（String）
3.2.5 整形（Integer）
3.2.6 实形（Real）
3.2.7 自然数（Natural）
3.2.8 正数（Positive）
3.2.9 布尔（Boolean）
3.2.10 时间（Time）
3.2.11 预定义数据类型的使用
3.3 自定义数据类型
3.3.1 枚举（Enumeration）
3.3.2 子数据类型（Svb-Type）
3.3.3 数组（Array）
3.3.4 记录（Record）
3.3.5 物理量（Physical）
3.4 IEEE Std_logic_1164程序包
3.5 数据对象（Data object）
3.5.1 常量（Constant）
3.5.2 信号（Signal）
3.5.3 变量（Variable）
3.5.4 别名（Alias）
3.6 运算符（Operator）
3.6.1 逻辑运算（Logical Operation）
3.6.2 关系运算（Relational）
3.6.3 算术运算
3.6.4 数值移动运算
3.6.5 其他运算
3.6.6 运算符（Operator）的优先率
3.7 常用符号
3.7.1 对象连接（Concatenation）“&”
3.7.2 信号设置“<=”
3.7.3 设置初值或变量内容“:=”
第4章 属性、并发性、顺序性
4.1 属性（Attributes）
4.2 数值属性（ValueAttributes）
4.2.1 数值类型属性（Value Type Attribute）
4.2.2 数值数组属性（Value Array Attribute）
4.2.3 数值块属性（Value Block Attribute）
4.3 函数属性（Function Tttributes）
4.3.1 函数类型属性（FunctionType Attribute）
4.3.2 函数数组属性（Function Array Attribute）
4.3.3 函数信号属性（Function Signal Attribute）
4.4 信号属性（Signal Attributes）
4.5 类型属性（Type Attributes）
4.6 范围属性（Range Attributes）
4.7 电路架构的描述（Architecture Descriptiop）
4.7.1 数据流描述（Data Flow Declaration）
4.7.2 行为描述（Behavior Declaration）
4.7.3 结构描述（Structure Declaration）
4.7.4 元件声明（Component Declaration）
4.7.5 元件连线映射（Mapping）
4.7.6 名称映射（Mapping By Name）
4.7.7 位置影射（Mapping By Position）
第5章 以数据流风格来描述架构
5.1 并发性语句（Concurrentstatement）
5.1.1 程序A
5.1.2 程序B
5.2 直接式信号设定<=
5.3 条件式信号设定when…else
5.3.1 单行语句条件式信号设定
5.3.2 多行语句（Multiple statement）条件式信号设定
5.4 选择性信号设定with…select…when
第6章 以行为风格来描述架构
6.1 process语句
6.2 if语句
6.2.1 if…then…end if
6.2.2 if…then…else…end if
6.2.3 if…then…elsif…end if
6.2.4 if…then…elsif…else…end if
6.2.5 嵌套式if语句
6.3 case…is…when语句
6.4 循环语句（loop）
6.4.1 for…loop…end loop
6.4.2 while…loop…end loop
6.4.3 loop…end loop
6.4.4 next
6.4.5 exit
6.4.6 null
6.5 等待语句（wait）
6.5.1 wait until
6.5.2 wait on
6.5.3 wait for时间
6.5.4 assert
6.6 结论
第7章 以结构风格来描述架构
7.1 方块（Block）
7.2 元件（Component）
7.2.1 元件的设计和声明
7.2.2 元件连线映射（Mapping）
7.2.3 名称映射（Mapping By name）
7.2.4 位置映射（Mapping By position）
7.3 参数化元件
7.4 参数化重复性元件
7.4.1 重复性生成语句（forgenerate）
7.4.2 条件式生成语句（ifgenerate）
第8章 函数、过程和程序包
8.1 函数（function）
8.1.8 函数的声明
8.1.2 函数的主体（即函数的定义）
8.2 过程（procedure）
8.2.1 过程的声明
8.2.2 过程的主题（即过程的定义）
8.3 程序包（Package）
8.3.1 程序包的声明（Package Declaration）
8.3.2 程序包的主体（Package Body）
第9章 状态机、计数器、移位寄存器
9.1 Moore状态机
9.2 Mealy状态机
9.3 计数器（Counter）
9.3.1 无规则计数器
9.3.2 有规则计数器
9.4 移位寄存器（Shift Register）
附录A VHDL的保留字
附录B 完整的系统操作流程
附录C 命令文件内常用的命令
附录D 国内外电气图形符号对照表