基于VHDL的CPLD/FPGA开发与应用

第1章 概述
1.1 EDA技术的发展概况
1.2 EDA技术的基本内容
1.3 可编程逻辑器件
1.4 软件开发工具
1.5 硬件描述语言概述
1.6 基于EDA软件的CPLD/FPGA设计流程
1.7 IP核
第2章 可编程逻辑器件
2.1 概述
2.2 简单可编程器件
2.2.1 PLD的基本结构
2.2.2 PLD的表示方法
2.2.3 PROM
2.2.4 PLA
2.2.5 PAL
2.2.6 GAL
2.3 CPLD
2.3.1 CPLD的基本结构与工作原理
2.3.2 常用的CPLD器件
2.4 FPGA
2.4.1 查找表
2.4.2 FPGA的基本结构和工作原理
2.4.3 常用的FPGA器件
2.5 CPLD与FPGA的比较
第3章 硬件描述语言VHDL的基本框架介绍
3.1 概述
3.1.1 硬件描述语言的简介
3.1.2 VHDL与高级语言的联系与区别
3.2 VHDL的基本结构
3.2.1 实体说明
3.2.2 结构体（构造体）
3.2.3 库、程序包及配置
3.3 VHDL语言要素
3.3.1 数据对象
3.3.2 数据类型
3.3.3 基本运算符
3.3.4 属性
3.4 VHDL语言的结构体描述方式
3.4.1 行为描述方式
3.4.2 数据流描述方式
3.4.3 结构化描述方式
第4章 VI-IDL典型语句
4.1 VHDL顺序语句
4.1.1 赋值语句
4.1.2 条件控制语句
4.1.3 循环语句
4.1.4 其他顺序语句
4.2 VHDL并行语句
4.2.1 进程语句
4.2.2 并行信号赋值语句
4.2.3 元件说明与元件例化语句
4.2.4 生成语句
4.2.5 块语句
4.3 子程序
4.3.1 函数
4.3.2 过程
4.4 程序包、配置
4.4.1 程序包
4.4.2 配置
第5章 常用数字逻辑电路与VI-IDL描述方法
5.1 组合逻辑电路的设计
5.1.1 加法器
5.1.2 编码器、译码器
5.1.3 多路选择器、多路分配器
5.1.4 三态门及数据缓冲器
5.2 时序逻辑电路
5.2.1 时钟信号与进程
5.2.2 触发器的描述与置位、复位方式
5.2.3 寄存器
5.2.4 计数器
5.3 有限状态机的设计
5.3.1 状态转换图与有限状态机
5.3.2 Moore型的有限状态机设计
5.3.3 Mealy型的有限状态机设计
5.4 存储器的设计
5.4.1 只读存储器
5.4.2 随机存储器
5.4.3 FIFO（先进先出堆栈）
5.5 仿真方法
5.5.1 测试平台的概念
5.5.2 测试平台的编写
5.6 毛刺及其消除
5.6.1 毛刺及其产生的原因
5.6.2 毛刺的消除
5.7 CAN总线控制器
5.7.1 CAN总线协议
5.7.2 CAN通信控制器的基本框架
5.7.3 CAN通信控制器的具体实现
第6章 可编程器件的开发环境
6.1 QuartusⅡ使用入门
6.1.1 QuartusⅡ软件的用户界面
6.1.2 QuartusⅡ软件的开发流程
6.2 XilinxISE使用入门
6.2.1 XilinxISE软件的用户界面
6.2.2 XilinxISE软件的开发流程
第7章 SOPC设计入门
7.1 SOPC的基本概念
7.1.1 SOPC及其技术
7.1.2 NiosⅡ软核SOPC系统及组件
7.2 SOPC的硬件开发环境及硬件开发
7.2.1 SOPCBuilder简介
7.2.2 SOPC的硬件开发
7.3 SOPC的软件开发环境及软件开发
7.3.1 NiosⅡIDE软件开发环境
7.3.2 NiosⅡ外设及其编程实例
7.4 自定义外设的开发
7.4.1 自定义外设的VHDL描述
7.4.2 封装为SOPCBuilder组件
7.4.3 在Nios系统中添加组件
7.4.4 自定义外设的应用
第8章 数据采集中的控制器设计
8.1 数据采集的基础知识
8.1.1 采集速度与电路结构的关系
8.1.2 A／D分辨率和数据输出格式
8.1.3 信号采样周期
8.1.4 信号处理方式
8.1.5 多通道数据采集
8.1.6 触发方式
8.1.7 负延迟触发
8.1.8 常见的数据采集系统的组织结构
8.2 典型数据采集系统中的控制电路设计
8.2.1 低速多路数据采集系统中控制电路设计
8.2.2 带FIFO缓冲存储的多通道数据采集控制电路设计
8.2.3 流式信号实时处理算法的寄存器组与A／D转换控制电路设计
8.2.4 存储式数据采集系统中负延迟触发的控制电路设计
参考文献