Verilog HDL与FPGA开发设计及应用

定　价：¥39.00

作　者：	李洪涛，朱晓华，顾陈著
出版社：	国防工业出版社
丛编项：
标　签：	计算机与互联网硬件、嵌入式开发

购买这本书可以去

ISBN：	9787118084863	出版时间：	2013-01-01	包装：	平装
开本：	16开	页数：	207	字数：

内容简介

　　《Verilog HDL与FPGA开发设计及应用》系统介绍了可编程器件的基础知识、VerilogHDL语法知识、利用VerliogHDL语言开发FPGA的方法和技巧，以及FPGA在雷达系统中的设计及应用等。全书内容主要包括Xilinx公司可编程器件的基本结构；VerilogHDL语法基础；利用VerilogHDL语言开发FPGA电路的方法及技巧；FPGA在数字信号处理系统中的应用；最后结合开发实例详细介绍了FPGA在雷达信号处理系统中的应用等。《Verilog HDL与FPGA开发设计及应用》第1章到第4章介绍了VerilogHDL语法基础和FPGA的开发流程；第5章介绍了FPGA在数字信号处理系统中的应用，适合初学者学习；第6章介绍FPGA在雷达系统中的应用以及开发实例，可以作为工程应用人员的设计参考。《VerilogHDL与FPGA开发设计及应用》内容丰富、结构合理、图文并茂，便于实施系统教学。《Verilog HDL与FPGA开发设计及应用》可以作为高等工科院校电类专业的教学用书，也可供自学和工程技术人员参考。

作者简介

暂缺《Verilog HDL与FPGA开发设计及应用》作者简介

图书目录

第1章绪论
1.1 EDA技术和可编程逻辑器件的发展
1.1.1 EDA技术发展概述
1.1.2 可编程逻辑器件发展概况
1.2 可编程逻辑器件设计流程简介
1.2.1 基本设计方法
1.2.2 可编程逻辑器件设计流程
1.3 硬件描述语言Verilog HDL与VHDL
1.3.1 Verilog HDL简介
1.3.2 VHDL简介
1.3.3 Verilog HDL与VHDL的区别与联系
1.3.4 选择Verilog HDL还是VHDL
1.4 FPGA在雷达系统中的应用
1.4.1 FPGA简介
1.4.2 雷达信号处理系统简介
1.4.3 FPGA在雷达信号处理中的应用
思考题

第2章 Verilog HDL语法基础
2.1 引言
2.2 模块（Module）的概念
2.3 Verilog HDL语法的一些基本要素
2.4 数据类型及常量、变量
2.4.1 常量
2.4.2 变量
2.5 运算符及表达式
2.5.1 算术运算符
2.5.2 逻辑运算符
2.5.3 关系运算符
2.5.4 位运算符
2.5.5 等式运算符
2.5.6 缩减运算符
2.5.7 条件运算符
2.5.8 位拼接运算符
2.5.9 运算符的优先级
2.6 赋值语句
2.6.1 阻塞赋值语句
2.6.2 非阻塞赋值语句
2.7 条件语句
2.7.1 if-else语句
2.7.2 case语句
2.8 结构描述语句always与assign
2.8.1 always语句
2.8.2 assign语句
2.9 函数（function）和循环语句（for）
2.10 跳出“语法”看“语法”--“硬件”描述语言的另一种理解方式
2.10.1 从硬件的角度理解Verilog HDL语法
2.10.2 不可综合语法及其在测试向量中的应用
思考题

第3章 CPLD／FPGA的基本结构
3.1 CPLD的基本结构
3.1.1 内部结构
3.1.2 下载方式
3.1.3 Xilinx公司CPLD简介
3.2 FPGA的基本结构
3.2.1 内部结构
3.2.2 下载方式
3.2.3 Xilinx公司FPGA简介
3.3 CPLD与FPGA的区别与联系
思考题

第4章 CPLD／FPGA设计基础
4.1 同步与异步电路设计
4.1.1 同步电路设计
4.1.2 异步电路设计
4.1.3 双向L／O接口电路设计
4.1.4 同步与异步电路的区别与联系
4.2 时钟、复位与临界设计--分析逻辑中的竞争、冒险以及亚稳态
4.2.1 时钟系统的设计
4.2.2 复位电路的设计
4.2.3 临界设计
4.3 有限状态机设计
4.4 速度与资源--折中设计方案
4.4.1 速度--并行处理
4.4.2 资源--串行处理
4.5 大规模FPGA的开发--模块化设计
思考题

第5章 FPGA在数字信号处理系统中的应用
5.1 数的表示方法
5.1.1 数字系统中数的二进制表示
5.1.2 定点数和浮点数
5.1.3 FPGA中数的表示
5.2 加减法与乘法单元
5.2.1 加减法单元
5.2.2 乘法单元
5.3 数字信号处理系统中的FPGA与DSP芯片
5.3.1 DSP芯片介绍
5.3.2 DSP与FPGA性能比较
5.3.3 DSP和FPGA方案的选择
5.3.4 新的设计思想
5.4 数字滤波器的FPGA设计实例
5.4.1 IIR滤波器
5.4.2 FIR滤波器
5.4.3 FIR滤波器与IIR滤波器的比较
5.4.4 8阶FIR滤波器设计实例
5.4.5 IIR滤波器设计实例
5.5 Xilinx公司数字信号处理IP Core的应用
5.5.1 Core Generator综述
5.5.2 数字信号处理的IP Core
5.5.3 FFI的IP Core调用实例
思考题

第6章 FPGA在雷达系统中的应用
6.1 相关器与匹配滤波器
6.1.1 相关器
6.1.2 匹配滤波器
6.1.3 相关器与匹配滤波器的关系
6.1.4 13位Barker码相关器设计实例
6.1.5 13位Barker码匹配滤波器设计实例
6.2 动目标检测（MTD）
6.2.1 动目标检测（MTD）原理
6.2.2 动目标检测（MTD）设计实例
6.3 恒虚警（CFAR）
6.3.1 恒虚警（CFAR）原理
6.3.2 恒虚警（（2FAR）设计实例
6.4 FPGA在雷达系统中的应用小结
6.4.1 Matlab在数字信号处理中的作用
6.4.2 雷达数字信号处理系统中FPGA设计流程
思考题
附录A Verilog HDL语法参考
A.1 Verilog HDL关键词列表
A.2 Verilog HDL编译器不支持的Verilog结构
附录B 相关网址检索
附录C 设计源代码
C.1 双CPU接口的数据转换的设计
C.2 FIR滤波器设计
C.3 FIR滤波器Testbench设计
C.4 IIR滤波器设计
C.5 IIR滤波器Testbench设计
C.6 13位Bark码相关器设计
C.7 13位Bark码相关器测试向量Testbench设计
C.8 13位Bark匹配滤波器的设计
C.9 13位Bark码匹配滤波器测试向量Testbench设计
C.10 动目标检测（MTD）算法设计
C.11 动目标检测（MTD）算法测试向量Testbench设计
C.12 回波消除电路设计
C.13 恒虚警（CFAR）算法设计
C.14 恒虚警（CFAR）算法测试向量Testbench设计
参考文献