第1章FPGA开发简介
1.1可编程逻辑器件概述
1.2FPGA芯片
1.2.1FPGA框架结构
1.2.2Altera公司的FPGA
1.3FPGA开发工具
1.4基于FPGA的开发流程
1.4.1FPGA设计方法概论
1.4.2典型FPGA开发流程
1.4.3FPGA的配置
1.4.4基于FPGA的SoC设计方法
第2章硬件描述语言
2.1VHDL硬件描述语言
2.1.1程序基本结构
2.1.2VHDL程序语法规则
2.1.3并行语句
2.1.4顺序语句
2.1.5子程序及子程序调用语句
2.2Verilog硬件描述语言
2.2.1Verilog HDL程序基本结构
2.2.2Verilog HDL数据类型
2.2.3Verilog HDL运算符
2.2.4Verilog HDL描述语句
2.2.5语句的顺序执行与并行执行
2.2.6Verilog HDL元件例化
第3章Quartus Prime设计开发环境
3.1Quartus Prime概述
3.2Quartus Prime设计流程
3.2.1设计输入
3.2.2设计处理
3.2.3波形仿真
3.2.4器件编程
3.3嵌入式逻辑分析仪使用
第4章基本电路的HDL设计
4.1基本电路的VHDL设计
4.1.1优先编码器
4.1.2数据选择器
4.1.3组合逻辑电路与并行语句、进程语句的关系
4.1.4运算电路
4.1.5时钟信号
4.1.6锁存器和触发器
4.1.7同步、异步信号描述
4.1.8同步电路设计原则
4.1.9计数器
4.1.10分频电路
4.1.11寄存器
4.1.12状态机
4.1.13动态扫描电路
4.2基本电路的Verilog设计
4.2.1优先编码器
4.2.2译码器
4.2.3数据选择器
4.2.4运算电路设计
4.2.5时钟信号
4.2.6触发器
4.2.7同步、异步控制信号
4.2.8计数器
4.2.9分频器
4.2.10寄存器
4.2.11串并转换电路
4.2.12有限状态机
4.2.13动态扫描电路
第5章基于IP的设计
5.1IP核
5.2触发器IP核的VHDL设计应用
5.3存储器IP核的VHDL设计应用
5.4锁相环IP核的VHDL设计应用
5.5运算电路IP核的VHDL设计应用
第6章人机交互接口设计
6.1键盘扫描电路的VHDL设计
6.1.1设计原理
6.1.2设计实现
6.1.3综合仿真
6.2液晶驱动电路的VHDL设计
6.2.1设计原理
6.2.2设计实现
6.2.3综合仿真
第7章数字信号处理
7.1差错控制电路的VHDL设计(CRC校验电路)
7.1.1设计原理
7.1.2校验电路的VHDL实现
7.1.3综合仿真
7.2滤波电路的VHDL设计
7.2.1设计原理
7.2.2FIR滤波电路的设计实现
7.2.3综合仿真
7.3HDB3基带信号编译码电路的VHDL设计
7.3.1设计原理
7.3.2设计实现
7.3.3综合仿真
第8章密码算法设计
8.1分组密码算法的VHDL设计（SM4）
8.1.1SM4算法原理
8.1.2设计实现
8.1.3仿真验证
8.2流密码算法的VHDL设计(ZUC)
8.2.1ZUC算法原理
8.2.2设计实现
8.2.3仿真验证
8.3HASH算法的VHDL设计(SM3)
8.3.1SM3算法原理
8.3.2设计实现
8.3.3仿真验证
第9章基于Nios Ⅱ的SOPC系统开发
9.1简介
9.1.1SOPC技术
9.1.2Nios Ⅱ嵌入式处理器
9.1.3Qsys开发工具
9.2SOPC硬件开发
9.2.1启动Qsys
9.2.2添加Nios Ⅱ及外设IP模块
9.2.3集成Nios Ⅱ系统至Quartus Prime
9.3SOPC软件系统开发
9.3.1创建Nios Ⅱ工程
9.3.2设置工程的系统属性
9.3.3程序编写及编译
9.3.4代码调试及运行
附录DES算法的S盒
参考文献
鄂公网安备 42010302001612号 