数字系统原理与设计

上篇 数字电子技术基础
第1章 数字系统概论
1．1 数字信号与数字系统
1．1．1 数字信号
1．1．2 数字系统
1．2 数制
1．2．1 二进制
1．2．2 八进制
1．2．3 十六进制
1．2．4 数制转换
1．3 编码
1．3．1 二—十进制代码
1．3．2 格雷码
1．4 二进制数的算术运算
习题
第2章 逻辑代数
2．1 逻辑代数基础
2．1．1 基本逻辑运算
2．1．2 逻辑代数的基本定律
2．1．3 逻辑代数的基本规则
2．2 逻辑函数的化简方法
2．2．1 逻辑函数的代数化简法
2．2．2 逻辑函数的卡诺图化简法
习题
第3章 集成逻辑门
3．1 数字集成电路的分类
3．1．1 按半导体器件分类
3．1．2 按半导体规模分类
3．1．3 按电路功能分类
3．2 CMOS集成逻辑门
3．2．1 MOS管及其开关特性
3．2．2 CMOS反相器的工作原理
3．2．3 CMOS反相器的外部特性
3．3 TTL集成逻辑门
3．3．1 TTL与非门的工作原理
3．3．2 TTL逻辑门的输入、输出特性
3．3．3 三态门
3．3．4 集电极开路门
3．4 TTL逻辑门和CMOS逻辑门的接口电路
3．4．1 接口电路的用途及电平规范
3．4．2 TTL电路驱动CMOS电路
3．4．3 CMOS电路驱动TTL电路
3．5 集成逻辑门相关的几个实际问题
3．5．1 正负逻辑问题
3．5．2 抗干扰措施
习题
第4章 组合逻辑电路
4．1 组合逻辑电路的分析
4．2 组合逻辑电路的设计
4．2．1 不含无关项的组合逻辑电路的设计
4．2．2 含无关项的组合逻辑电路的设计
4．3 常用中规模组合逻辑器件及应用
4．3．1 编码器
4．3．2 译码器
4．3．3 数据选择器
4．3．4 数值比较器
4．3．5 算术运算器
4．4 组合逻辑电路中的竞争冒险
4．4．1 产生竞争冒险的原因
4．4．2 竞争冒险的检查方法
4．4．3 消除冒险现象的方法
习题
第5章 锁存器和触发器
5．1 锁存器
5．1．1 基本SR（置位—复位）锁存器
5．1．2 应用举例
5．1．3 门控SR锁存器
5．1．4 门控D锁存器
5．2 边沿触发的触发器
5．2．1 主从触发器
5．2．2 维持阻塞触发器
5．2．3 利用传输延迟的触发器
5．2．4 异步预置输入和清零输入
5．3 触发器的动态特性
5．4 触发器的逻辑功能
5．4．1 SR触发器
5．4．2 D触发器
5．4．3 JK触发器
5．4．4 T触发器和T′触发器
5．5 触发器的应用
5．5．1 并行数据存储
5．5．2 分频
5．5．3 计数
习题
第6章 时序逻辑电路
6．1 时序逻辑电路的结构与特点
6．2 时序电路逻辑功能的表述
6．2．1 逻辑方程组
6．2．2 状态表
6．2．3 状态图
6．2．4 时序图
6．3 同步时序逻辑电路的分析
6．3．1 分析同步时序逻辑电路的一般步骤
6．3．2 同步时序逻辑电路分析举例
6．4 异步时序逻辑电路的分析
6．5 同步时序逻辑电路设计
6．5．1 设计同步时序逻辑电路的一般步骤
6．5．2 同步时序逻辑电路设计举例
6．6 常用的时序逻辑电路器件
6．6．1 寄存器和移位寄存器
6．6．2 计数器
习题
第7章 存储器和可编程逻辑器件
7．1 半导体存储器基础
7．1．1 存储阵列
7．1．2 存储器的基本操作
7．2 只读存储器
7．2．1 ROM电路的基本结构
7．2．2 可擦除可编程只读存储器
7．2．3 ROM应用举例
7．3 随机存取存储器
7．3．1 RAM的基本工作原理
7．3．2 RAM应用举例
7．4 可编程逻辑器件
7．4．1 低密度可编程逻辑器件
7．4．2 高密度可编程逻辑器件
7．4．3 复杂可编程逻辑器件
7．4．4 现场可编程门阵列
7．4．5 可编程逻辑器件的开发
习题
第8章 脉冲波形的变换与产生
8．1 单稳态触发器
8．1．1 几种类型的单稳态触发器
8．1．2 单稳态触发器的应用
8．2 施密特触发器
8．2．1 施密特触发器概述
8．2．2 几种类型的施密特触发器
8．2．3 施密特触发器的应用
8．3 多谐振荡器
8．3．1 多谐振荡器概述
8．3．2 几种类型的多谐振荡器
8．45 55定时器电路
8．4．15 55定时器的结构与工作原理
8．4．25 55定时器的应用
习题
第9章 数/模和模/数转换
9．1 D/A转换器
9．1．1 二进制权电阻网络D/A转换器
9．1．2 倒T电阻网络D/A转换器
9．1．3 权电流D/A转换器
9．1．4 D/A转换器的主要技术指标
9．1．5 D/A转换器典型应用
9．2 A/D转换器
9．2．1 A/D转换器的基本组成
9．2．2 A/D转换器的类型
9．2．3 A/D转换器的主要技术指标
9．2．4 A/D转换器典型应用
习题
下篇 硬件描述语言Verilog HDL
第10章 初步了解Verilog HDL
10．1 引言
10．2 Verilog HDL和VHDL比较
10．3 Verilog HDL的主要特点和功能
10．4 采用Verilog HDL的设计流程简介
习题
第11章 Verilog HDL模块的结构
11．1 模块声明
11．2 端口定义
11．3 信号类型声明
11．4 逻辑功能描述
11．5 模块的调用
11．6 模块的测试
习题
第12章 Verilog HDL语言要素
12．1 标识符
12．2 注释符
12．3 值集合
12．4 数据类型
12．4．1 常量
12．4．2 变量
习题
第13章 运算符与表达式
13．1 算术运算符
13．2 关系运算符
13．3 等式运算符
13．4 逻辑运算符
13．5 位运算符
13．6 缩减运算符
13．7 条件运算符
13．8 移位运算符
13．9 位拼接运算符
13．10 优先级别
习题
第14章 Verilog HDL行为语句
14．1 过程语句
14．1．1 initial过程语句
14．1．2 always过程语句
14．2 块语句
14．2．1 顺序块
14．2．2 并行块
14．2．3 块语句的特点
14．3 赋值语句
14．3．1 连续赋值语句
14．3．2 过程赋值语句
14．4 条件语句
14．4．1 if语句
14．4．2 case语句
14．5 循环语句
14．5．1 forever语句
14．5．2 repeat语句
14．5．3 while语句
14．5．4 for语句
14．6 编译预处理语句
14．6．1 宏替换define
14．6．2 文件包含include
14．6．3 时间尺度timescale
14．6．4 条件编译ifdef、else、endif
14．7 任务与函数
14．7．1 任务与函数结构之间的差异
14．7．2 任务
14．7．3 函数
14．7．4 常用的系统任务和函数
14．8 时延概念
习题
第15章 Verilog HDL模型的不同抽象级别描述
15．1 门级结构描述
15．1．1 Verilog HDL内置基本门
15．1．2 门结构描述举例
15．1．3 分层次的电路设计
15．2 行为描述
15．3 数据流描述
15．4 组合逻辑电路的Verilog建模
15．4．1 编码器
15．4．2 译码器
15．4．3 数据选择器
15．4．4 数值比较器
15．4．5 算术运算电路
15．4．6 ROM的设计
15．4．7 总线和总线操作
15．5 时序逻辑电路的Verilog建模
15．5．1 触发器
15．5．2 移位寄存器
15．5．3 计数器
15．5．4 FIFO缓冲器
习题
第16章 Verilog HDL有限状态机的设计
16．1 有限状态机的Verilog描述
16．2 状态编码
16．2．1 常用的状态编码
16．2．2 状态编码的定义
16．3 有限状态机设计要点
习题
参考文献