EDA技术应用（Verilog语言版）

项目一 全加器的设计
1．1 项目需求与分析
1．2 项目理论知识
1．2．1 EDA技术简介
1．2．2 可编程逻辑器件的硬件结构
1．2．3 QuartusⅡ集成开发环境
1．3 项目设计
1．3．1 全加器功能分析
1．3．2 全加器硬件设计
1．3．3 全加器软件设计
1．4 项目实施与调试
1．4．1 全加器实施
1．4．2 全加器调试
1．5 项目总结与拓展
1．5．1 项目总结
1．5．2 项目拓展
项目二 数据选择器的设计
2．1 项目需求与分析
2．2 项目理论知识
2．2．1 VerilogHDL语言的简介
2．2．2 VerilogHDL语言的基本组成
2．2．3 VerilogHDL语言的语言要素
2．2．4 VerilogHDL语言的描述语句
2．3 项目设计
2．3．1 数据选择器功能分析
2．3．2 数据选择器硬件设计
2．3．3 数据选择器软件设计
2．4 项目实施与调试
2．4．1 数据选择器实施
2．4．2 数据选择器调试
2．5 项目总结与拓展
2．5．1 项目总结
2．5．2 项目拓展
项目三 数码显示译码器的设计
3．1 项目需求与分析
3．2 项目理论知识
3．2．1 组合逻辑电路
3．2．2 门电路
3．2．3 运算器
3．2．4 编码器
3．2．5 译码器
3．2．6 数据选择器
3．2．7 数据分配器
3．2．8 数值比较器
3．3 项目设计
3．3．1 数码管显示译码器功能分析
3．3．2 数码管显示译码器硬件设计
3．3．3 数码管显示译码器软件设计
3．4 项目实施与调试
3．4．1 数码管显示译码器实施
……